这门课带你走到哪一步？
本课程是你从数字电路基础走向 FPGA 实践的关键一步，带你真正进入硬件设计的世界
你将学会用 Verilog 把想法写成可实现的硬件逻辑，并通过仿真完成从“看懂”到“动手做”的跨越
从原理到实现从设计到验证面向项目开发
课程核心价值
这门课有什么特色？
课程不只关注会不会写，更强调怎么设计、怎么验证、怎么按工程方式把东西做对
通过模块化设计、状态机建模和 testbench 验证，帮助你建立工程化的硬件思维
硬件思维规范设计验证闭环
学完后你将具备的能力？
能够完成基础数字模块和简单控制逻辑设计，并编写基本 testbench 进行功能验证
同时具备继续开展 FPGA 项目、课程设计和竞赛实践的入门能力
模块设计仿真验证项目入门
章节学时分配
- 第一章 绪论（4 学时）
- 第二章 Verilog HDL 基础（10 学时）
- 第三章 Verilog HDL 常用建模方式（4 学时）
- 第四章 有限状态机设计（6 学时）
- 第五章 Verilog 代码编写风格（4 学时）
- 第六章 数字逻辑系统与 testbench（4 学时）