组合逻辑写法的核心原则
第五章
Verilog 代码编写风格
从“能写代码”升级到“能写工程级代码”
一、本章导航
二、本章定位
本章关注代码规范与工程质量。目标不是仅让代码运行，而是让代码可读、可改、可协作、可维护。
- 为什么代码风格会影响工程质量？
- 组合逻辑和时序逻辑为何要分开写？
- 状态机代码怎样写才更稳健？
三、知识点讲解
1. 组合逻辑建模风格
1.1 组合逻辑写法的核心原则
组合逻辑最常见问题是分支不全、默认值缺失和表达歧义。规范写法应先定义默认值，再覆盖条件分支，确保每个输出路径都有明确来源。
代码可读性在组合逻辑中尤为重要。结构清晰比“写得短”更能降低调试成本。
1.2 疑难点：为什么仿真通过仍可能有风险
仿真通过往往只覆盖了有限场景。若分支覆盖不完整或命名混乱，后续需求变化时很容易引入隐性错误。
工程代码要关注长期维护，建议把完整性检查作为固定步骤，而不是仅依赖当前测试结果。
2. 时序逻辑建模风格
2.1 时钟边界与更新语义
时序逻辑的核心是“何时更新”。应明确时钟触发边界、复位策略和状态更新路径，避免组合判断与寄存更新混写。
统一的时序风格不仅提升可读性，还能减少联调阶段的时序争议和定位成本。
2.2 疑难点：复位策略如何统一
无论采用同步复位还是异步复位，关键是全项目一致，并与器件约束和时序目标匹配。
复位策略在不同模块中混乱时，系统级调试会出现大量难复现问题。应在顶层规范和评审环节统一约束。
3. 状态机建模风格
3.1 状态机代码组织原则
状态机代码建议明确三部分：状态定义、次态逻辑、输出逻辑。边界清晰后，代码更易审查，问题更易定位。
状态命名、注释粒度和默认分支处理应统一规范，避免团队成员理解偏差。
3.2 疑难点：如何平衡简洁与可维护
简洁不是行数最少，而是语义最清楚。若缩短代码导致责任边界模糊，后续维护成本会明显上升。
建议先保证结构清晰，再做局部优化。工程实践中，可维护性优先级通常高于短期“看起来更短”。